글로벌 파운드리(반도체 위탁생산) 시장에서 맞서고 있는 삼성전자와 대만 TSMC의 3나노미터(㎚, 1㎚=10억분의 1m) 공정 기술 경쟁이 본격화하고 있다. 두 회사 모두 내후년부터 3나노 반도체를 양산한다는 목표를 내건 가운데 삼성전자가 기술 개발에 한발 앞서고 있어 시장 1인자인 TSMC와의 점유율 격차를 줄이는 계기가 될지 주목된다.
22일 업계에 따르면 TSMC는 오는 4월29일 북미 기술 심포지엄에서 자사 3나노 공정 기술을 구체적으로 공개할 예정이다. TSMC는 이달 실적 설명 컨퍼런스콜에서 “고객사들과 3나노 디자인에 협업하고 있으며 공정 기술 개발도 잘 진행되고 있다”며 이러한 계획을 밝혔다. 앞서 TSMC는 올해까지 5나노, 2022년까지 3나노 반도체를 양산하겠다는 목표를 제시했지만 구체적 기술 개발 일정은 공개하지 않아왔다.
이에 비해 삼상전자는 재작년 GAA(Gate-All-Around)라 불리는 초미세공정 기술을 활용한 3나노 공정 개발 일정을 공개했고 지난해 5월엔 팹리스(반도체 설계기업) 고객사에 이 공정에 최적화된 반도체 칩을 설계할 수 있도록 지원하는 프로그램을 제공했다. 이어 올해 초에는 시제품 제작에 성공했다고 밝혔다. TSCM에 비해 빠른 진척을 보이고 있는 셈이다.
3나노 반도체는 회로 선폭을 3나노미터 수준으로 줄인 칩을 뜻한다. 선폭이 좁을수록 전력 소비가 줄고 처리 속도는 향상된다. 양사 모두 공정 개발을 완료한 5나노 제품과 비교해 3나노 반도체는 칩 면적과 소비 전력이 각각 35%와 50% 줄어들고 성능은 30% 향상되는 것으로 알려졌다.
반도체 공정이 초미세화하면서 삼성전자와 TSMC의 경쟁은 갈수록 치열해지고 있다. 세계 파운드리 업체 중 7나노 이하 공정 기술을 보유한 곳은 이들 두 곳뿐이다. 시장 점유율 면에서도 지난해 4분기 기준 TSMC가 52.7%, 삼성전자가 17.8%로 1, 2위를 달리고 있다. 강상구 KDB미래전략연구소 연구원은 “3나노 공정을 먼저 개발해 양산할 경우 팹리스 업체로부터 최신 반도체 물량을 수주할 가능성이 커진다”고 지적했다.
특히 반도체 초미세공정은 시스템반도체 개발의 핵심기술인 만큼, 메모리반도체에 이어 시스템반도체 시장에서도 2030년까지 1위에 오르겠다는 목표를 세운 삼성전자 입장에선 조속한 3나노 공정 개발이 중요한 과제다. TSMC 역시 올해 160억달러(19조원) 투자 계획을 밝히며 3나노 칩 조기 양산에 속도를 내는 분위기다.
이훈성 기자 hs0213@hankookilbo.com
기사 URL이 복사되었습니다.
댓글0